HỌC KỲ III: HDL AND EDA TOOLS (Mô tả phần cứng HDL và công cụ thiết kế vi mạch EDA)

Sinh viên vào sâu hơn trong việc thiết kế và mô phỏng hành vi chip, với trọng tâm vào cấu trúc dữ liệu hiện đại và quản lý thời gian trong chip. Sinh viên sẽ học cách vận dụng các công cụ CAD tiên tiến cho thiết kế mạch và PCB. Kỹ năng lập trình mạch với Verilog và VHDL sẽ được cải thiện, cho phép sinh viên không chỉ thiết kế mã RTL mà còn thực hiện việc kiểm thử logic qua Testbench. Cuối cùng, quá trình chuyển đổi từ mã RTL sang cổng logic là bước quan trọng để hiện thực hóa thiết kế chip trong thực tế.

Học kỳ 3, triển khai Advanced AI in Chip Design với 30 giờ được tích hợp trong module 3 “Create the design and manufacturing of ICs với mục tiêu: Tích hợp và ứng dụng các giải pháp AI trong Electronic Design Automation (EDA), nâng cao khả năng xử lý và tối ưu hóa thiết kế vi mạch, đảm bảo nâng cao kỹ năng tối ưu hóa và tự động hóa thiết kế vi mạch bằng các giải pháp AI tiên tiến.

CÁC MÔN TRONG HỌC KỲ III

KỸ NĂNG ĐẠT ĐƯỢC

  • Hiểu về cấu trúc dữ liệu phân cấp, các kết nối, nguyên tắc thiết kế, bố cục và định thời.
  • Hiểu và sử dụng được các công cụ phần mềm hổ trợ thiết kế Chip. thiết kế hệ thống, 3D và thiết kế mạch in PCB
  • Thiết kế mã RTL sử dụng Verilog và VHDL
  • Thiết kế Testbench (TB) sử dụng Verilog và VHDL.
  • Dịch mã RTL sang cổng luận lý
  • Thiết kế vật lý sử dụng Design Compiler, Calibre, NanoRoute, v.v.
  • Thiết kế kiểm thử DFT sử dụng EDA
  • Thiết kế dữ liệu mặt nạ và đóng gói.
  • Thiết kế kiểm tra chức năng, định thời, tổn hao nguồn và khắc phục sự cố
  • Phát huy và thể hiện kiến thức, kỹ năng đã học thực hiện

VỊ TRÍ TUYỂN DỤNG

  • Chuyên viên thiết kế RTL (RTL Designer)
  • Chuyên viên thiết kế kiểm tra và sửa lỗi (Verifier Designer)
  • Chuyên viên thiết kế vật lý (Physical Designer)