Học kỳ III: Mô tả phần cứng HDL và công cụ thiết kế vi mạch EDA (HDL and EDA Tools)

– Cấu trúc dữ liệu phân cấp, Netlist, Design Rule Checking (DRC), Layout, Timing

– Giới thiệu các công cụ hổ trợ thiết kế: Electronic Design Automation (EDA), Synopsis/Cadence Virtuoso/Mentor graphics, phần mềm thiết kế mạch in PCB.

– Phần mềm mô hình 3D (Solid Works & AutoCAD), Phần mềm thiết kế cấp hệ thống (MATLAB, Simulink).

– Giải thích về thiết kế kỹ thuật số: xây dựng khối LFSR, bộ mã hóa/bộ giải mã, phát hiện và sửa lỗi, tính chẵn lẻ, CRC, mức độ ưu tiên, chuyển đổi dữ liệu và kỹ thuật đồng bộ hóa.

– Giới thiệu về Register Transfer Level – RTL (cài đặt, cú pháp, biến, vòng lặp, …).

– Hướng dẫn mô phỏng, kiểm tra lỗi và gỡ lỗi.

– Giới thiệu Synthesis (dịch, ánh xạ và tối ưu hóa).

– Hướng dẫn mô phỏng, kiểm tra và sử dụng công cụ Cadence.

– Thiết kế RTL sử dụng HDL: VHDL và Verilog.

– Test bench (TB) sử dụng: VHDL và Verilog.

– Phát triển thiết kế vật lý: thiết kế mạch Logic, DRC & LVS. Sử dụng phần mềm và công cụ phát triển thiết kế vật lý như Design Compiler, Calibre, NanoRoute, v.v.

– Phát triển Thiết kế kiểm thử (DFT), sử dụng phần mềm và công cụ phát triển thiết kế vật lý như công cụ EDA.

– Thiết kế phê duyệt, chuẩn bị dữ liệu mặt nạ, chế tạo, đóng gói, …

– Kiểm thử chức năng, định thời, cấp nguồn điện, vật lý, phần cứng và khắc phục sự cố.

– Thực hiện đồ án: Mô phỏng mã RTL (Verilog) sử dụng phiên bản Cadence. Mô phỏng mã RTL (VHDL) sử dụng phiên bản Intel Quartus Prime lite