Sau quá trình nghiên cứu, lập trình và kiểm thử, sinh viên lớp C2505E đã hoàn thành buổi bảo vệ đồ án kỳ 3 với ba sản phẩm thuộc các hướng công nghệ khác nhau: nhận dạng ký tự bằng trí tuệ nhân tạo (AI) trên FPGA, giám sát dòng điện và thiết kế phần cứng theo quy trình RTL-to-GDSII. Dưới sự hướng dẫn của thầy Nguyễn Xuân Cường, các nhóm trực tiếp trình bày, demo sản phẩm và chứng minh kết quả bằng những dữ liệu kiểm thử cụ thể.
Buổi bảo vệ có sự tham gia phản biện của thầy Nguyễn Duy Hoàng và thầy Trịnh Quang Hoà. Không chỉ đánh giá mức độ hoàn thiện của từng sản phẩm, đây còn là dịp để sinh viên vận dụng kiến thức đã học vào các bài toán kỹ thuật thực tế, từ xử lý dữ liệu, thiết kế hệ thống nhúng đến triển khai mô hình AI trên phần cứng.
Mục lục
NPU nhận dạng ký tự 36 lớp trên FPGA Basys 3: Đưa mô hình AI từ phần mềm xuống phần cứng
Đồ án đầu tiên tập trung xây dựng hệ thống nhận dạng ký tự viết tay gồm 36 lớp, bao gồm 10 chữ số từ 0–9 và 26 chữ cái từ A–Z. Hình ảnh đầu vào được chuyển về dạng ảnh grayscale kích thước 28 × 28 pixel, sau đó truyền vào FPGA thông qua giao tiếp UART để hệ thống thực hiện nhận dạng.
Điểm đáng chú ý của đồ án là mô hình mạng nơ-ron nhiều lớp MLP với kiến trúc 784–128–36 được triển khai trực tiếp trên FPGA Basys 3. Nhóm sử dụng trọng số INT8 và cơ chế chia sẻ MAC nhằm phục vụ quá trình tính toán trên phần cứng, thay vì chỉ dừng lại ở việc huấn luyện và đánh giá mô hình trong môi trường phần mềm.
Theo kết quả thử nghiệm, mô hình đạt độ chính xác 87,95% trên tập dữ liệu gồm 30.800 ảnh. Khi kiểm tra trực tiếp trên phần cứng, hệ thống nhận dạng đúng 134/166 mẫu, tương đương 80,72%.
Thông qua phần demo nhận dạng ký tự viết tay trên FPGA, nhóm đã thể hiện khả năng đưa mô hình AI vào một nền tảng phần cứng thực tế. Đồ án đồng thời cho thấy những yêu cầu kỹ thuật cần giải quyết khi triển khai mô hình học máy trên thiết bị có tài nguyên tính toán giới hạn.
Hệ thống giám sát dòng điện trên FPGA Basys 3: Phát hiện quá dòng và tự động ngắt relay
Với đồ án thứ hai, nhóm lựa chọn bài toán giám sát dòng điện và bảo vệ mạch khi xảy ra tình trạng quá dòng. Mục tiêu là xây dựng hệ thống có khả năng thu thập dữ liệu, kiểm tra ngưỡng dòng điện và tự động đưa ra tín hiệu bảo vệ khi phát hiện sự cố.
Hệ thống kết hợp các thành phần ACS712, Arduino, ESP32, Blynk và FPGA Basys 3. Trong đó, dữ liệu dòng điện được thu thập, xử lý và truyền đến FPGA. Tại đây, hệ thống thực hiện các chức năng phân tích dữ liệu, kiểm tra ngưỡng, ghi nhận trạng thái lỗi và điều khiển relay.
Qua quá trình kiểm thử, hệ thống có thể phát hiện tình trạng quá dòng, chuyển sang trạng thái TRIP và tự động ngắt relay nhằm bảo vệ mạch. Quy trình này thể hiện cách các thành phần phần cứng và hệ thống nhúng phối hợp để xử lý một tình huống cụ thể, thay vì chỉ dừng ở việc đo lường và hiển thị thông số.
Thông qua đồ án, sinh viên có cơ hội vận dụng kiến thức về FPGA, vi điều khiển và giao tiếp giữa các thiết bị vào một bài toán bảo vệ điện. Đây cũng là bước thực hành giúp các bạn hiểu rõ hơn về quá trình xây dựng, tích hợp và kiểm thử một hệ thống có khả năng phản hồi trước sự cố.
CORAON Super Mini: Hoàn thiện quy trình thiết kế phần cứng từ RTL đến GDSII
Khác với hai đồ án tập trung vào nhận dạng và giám sát, CORAON Super Mini hướng đến xây dựng hệ thống đo, hiển thị nhiệt độ và độ ẩm, đồng thời triển khai quy trình thiết kế ASIC từ RTL đến GDSII.
Hệ thống sử dụng cảm biến SHT30 để thu thập dữ liệu thông qua giao tiếp I2C, xử lý thông tin và hiển thị kết quả trên LED 7 đoạn. Bên cạnh việc triển khai trên FPGA Basys 3, nhóm còn thực hiện quy trình thiết kế ASIC với sự hỗ trợ của các công cụ như Yosys, OpenROAD, Magic và Netgen.
Kết quả đạt được cho thấy thiết kế có tần số hoạt động tối đa 35,64 MHz, vượt mục tiêu 33,33 MHz. Công suất tổng được báo cáo ở mức khoảng 0,759 mW, diện tích die khoảng 37.640 µm² và quy trình kiểm tra DRC không ghi nhận lỗi. Phần kiểm thử GLS cũng hoàn thành cả 3/3 bài kiểm tra, cho thấy thiết kế đáp ứng các bài kiểm tra đã đặt ra.
Điểm nổi bật của CORAON Super Mini không chỉ nằm ở chức năng đo và hiển thị dữ liệu cảm biến, mà còn ở việc nhóm tiếp cận quy trình thiết kế phần cứng chuyên sâu. Từ mô tả phần cứng ở cấp RTL đến các bước triển khai và kiểm tra thiết kế, đồ án giúp sinh viên hình dung rõ hơn các công đoạn trong quy trình phát triển vi mạch số.
Ba đồ án của lớp C2505E đại diện cho những hướng triển khai khác nhau, từ ứng dụng AI trên FPGA, xây dựng hệ thống giám sát dòng điện đến thiết kế phần cứng theo quy trình RTL-to-GDSII. Dù khác biệt về mục tiêu và phương pháp, các sản phẩm đều có điểm chung: kiến thức được vận dụng vào quá trình xây dựng, tích hợp, chạy thử và đánh giá bằng kết quả cụ thể. Quá trình thực hiện đồ án cũng đòi hỏi sinh viên giải quyết nhiều vấn đề kỹ thuật, từ lựa chọn kiến trúc, kết nối các thành phần, tối ưu thiết kế đến phát hiện và sửa lỗi qua từng vòng kiểm thử. Đây là những trải nghiệm quan trọng giúp các bạn rèn luyện tư duy hệ thống, khả năng giải quyết vấn đề và kỹ năng triển khai sản phẩm công nghệ.
Chúc mừng các bạn sinh viên C2505E đã hoàn thành buổi bảo vệ đồ án kỳ 3. Hy vọng những kinh nghiệm tích lũy từ quá trình nghiên cứu và thực hành sẽ trở thành nền tảng để các bạn tiếp tục nâng cao năng lực chuyên môn, tự tin chinh phục những dự án công nghệ tiếp theo.
Phan Thu Trang – Phòng Công tác sinh viên