Sinh viên ngành Thiết kế vi mạch bán dẫn FPT Jetking thực hiện đồ án UART tích hợp bảo mật LFSR theo quy trình thiết kế ASIC hoàn chỉnh từ RTL Design đến Physical Design.

Sinh viên FPT Jetking thiết kế hệ thống UART bảo mật bằng LFSR theo quy trình phát triển ASIC hoàn chỉnh

Không chỉ dừng lại ở việc thiết kế một khối chức năng số trên FPGA hay mô phỏng thuật toán trên phần mềm, sinh viên ngành Thiết kế vi mạch bán dẫn tại FPT Jetking đang từng bước tiếp cận quy trình phát triển chip theo chuẩn công nghiệp. Từ thiết kế logic (RTL Design), kiểm chứng chức năng (Verification), tổng hợp mạch (Synthesis) đến thiết kế vật lý (Physical Design), mỗi đồ án đều là cơ hội để sinh viên vận dụng kiến thức vào một bài toán kỹ thuật hoàn chỉnh.

Minh chứng cho định hướng đào tạo thực chiến đó là dự án “Thiết kế và mô phỏng hệ thống UART bảo mật bằng LFSR” do nhóm sinh viên Huỳnh Phương Thanh Phát, Nguyễn Hữu Phương, Thiều Thành Trung và Phạm Bảo Minh Đức (lớp C1.2503.E1) thực hiện. Dự án được triển khai theo quy trình thiết kế vi mạch ASIC hoàn chỉnh, tích hợp cơ chế bảo mật dữ liệu bằng Linear Feedback Shift Register (LFSR) nhằm nâng cao tính ngẫu nhiên của dữ liệu trong quá trình truyền nhận.

Từ giao thức truyền thông phổ biến đến bài toán bảo mật dữ liệu trong thiết kế vi mạch

Trong các hệ thống nhúng, FPGA và ASIC hiện đại, UART là một trong những giao thức truyền thông nối tiếp được sử dụng phổ biến nhờ khả năng triển khai linh hoạt và chi phí thấp. Trong khi đó, LFSR lại được ứng dụng rộng rãi trong tạo chuỗi giả ngẫu nhiên, mã hóa dữ liệu và kiểm thử phần cứng.

Việc kết hợp UART và LFSR không chỉ giúp sinh viên tiếp cận đồng thời kiến thức về giao thức truyền thông và kỹ thuật bảo mật dữ liệu, mà còn mở ra cơ hội thực hành quy trình phát triển vi mạch theo tiêu chuẩn công nghiệp.

Đó cũng chính là lý do nhóm lựa chọn đề tài này. Thay vì chỉ xây dựng một hệ thống truyền nhận dữ liệu thông thường, nhóm mong muốn phát triển một sản phẩm có tính ứng dụng cao, cho phép triển khai đầy đủ các công đoạn từ Front-end Design đến Back-end Design trong quy trình thiết kế ASIC thực tế.

Làm chủ quy trình thiết kế ASIC từ Front-end đến Back-end

Mục tiêu của dự án là xây dựng thành công hệ thống truyền nhận UART chuẩn 8N1 hoạt động ổn định ở tốc độ 9600 baud, đồng thời tích hợp bộ Scrambler và Descrambler sử dụng LFSR 8-bit nhằm tăng tính bảo mật dữ liệu trong quá trình truyền nhận.

Toàn bộ hệ thống được thiết kế bằng Verilog và SystemVerilog, kết hợp kiểm chứng chức năng thông qua Testbench trước khi thực hiện RTL Synthesis và Gate-level Simulation. Điểm đặc biệt của dự án nằm ở việc sinh viên không chỉ dừng lại ở việc thiết kế logic số, mà còn tiếp tục triển khai Physical Design với Macro LFSR ở mức transistor và thực hiện đầy đủ các bước trong quy trình phát triển ASIC.

Trong giai đoạn thiết kế kiến trúc hệ thống, nhóm đã xây dựng mô hình UART Full-Duplex hoàn chỉnh với các module UART TX, UART RX, Baudrate Generator, UART Reset và bộ sinh chuỗi giả ngẫu nhiên LFSR. Từng khối chức năng đều được phân tích, thiết kế và kiểm thử độc lập trước khi tích hợp vào hệ thống tổng thể.

Ở giai đoạn Front-end Design, sinh viên tiến hành xây dựng RTL bằng Verilog/SystemVerilog, thiết kế FSM cho bộ truyền và bộ nhận UART, đồng thời thực hiện mô phỏng, kiểm thử và đánh giá Coverage nhằm đảm bảo tính chính xác của hệ thống trước khi tổng hợp thành Gate-level Netlist.

Tiếp nối đó là quy trình Back-end Design với việc thiết kế Standard Cell ở mức transistor, xây dựng Layout cho các Cell cơ bản, thực hiện Floorplan, Placement, Clock Tree Synthesis, Routing và các bước kiểm tra DRC, LVS, Static Timing Analysis trước khi chuẩn bị Tape-out.

Thông qua dự án, sinh viên đã có cơ hội trải nghiệm gần như toàn bộ vòng đời phát triển của một thiết kế ASIC hoàn chỉnh.

Chinh phục những bài toán kỹ thuật trong thiết kế vi mạch

Một trong những thách thức lớn nhất của dự án nằm ở việc đồng bộ hoạt động giữa hai bộ LFSR ở phía truyền và phía nhận để đảm bảo dữ liệu sau khi giải mã hoàn toàn tương đồng với dữ liệu gốc.

Song song đó, việc thiết kế FSM cho giao thức UART theo đúng chuẩn 8N1 cũng đòi hỏi sự chính xác cao trong quá trình xử lý Start bit, Data bit và Stop bit. Bên cạnh đó, việc chuyển đổi từ thiết kế RTL sang Physical Design nhưng vẫn đảm bảo tính tương đương chức năng là bài toán không hề đơn giản đối với sinh viên trong quá trình tiếp cận thiết kế ASIC.

Để giải quyết những khó khăn này, nhóm đã lựa chọn phương pháp kiểm thử theo từng module độc lập trước khi tích hợp toàn hệ thống. Nhiều bộ Testcase khác nhau được xây dựng nhằm đánh giá hoạt động của hệ thống trong các tình huống truyền nhận dữ liệu khác nhau. Đồng thời, quá trình mô phỏng Waveform được thực hiện liên tục sau mỗi lần chỉnh sửa nhằm phát hiện và khắc phục lỗi từ sớm.

Có những thời điểm, chỉ vì sai lệch một tín hiệu điều khiển nhỏ mà dữ liệu sau giải mã hoàn toàn khác với dữ liệu ban đầu. Cả nhóm đã phải dành nhiều giờ để cùng nhau phân tích từng tín hiệu trên Waveform mới có thể xác định chính xác nguyên nhân của lỗi. Chính những trải nghiệm này đã giúp sinh viên hiểu rõ hơn về công việc của một kỹ sư thiết kế vi mạch trong thực tế.

Sản phẩm hoàn thiện với nhiều giá trị học thuật và thực tiễn

Điểm nổi bật của dự án nằm ở việc xây dựng thành công hệ thống UART Full-Duplex tích hợp cơ chế Scrambler và Descrambler bằng LFSR, giúp nâng cao tính bảo mật dữ liệu trong quá trình truyền nhận.

Đặc biệt, sinh viên đã triển khai đầy đủ quy trình thiết kế ASIC từ RTL Design, Verification, Synthesis cho đến Physical Design thay vì chỉ dừng lại ở mức mô phỏng chức năng. Macro LFSR cũng được thiết kế ở mức transistor, cho thấy khả năng tiếp cận những kiến thức chuyên sâu trong lĩnh vực thiết kế vi mạch bán dẫn.

Trong quá trình thực hiện, nhóm đã chủ động nghiên cứu và sử dụng nhiều công cụ thiết kế chuyên nghiệp như ModelSim, Yosys, OpenROAD, OpenLane, Magic, Xschem và NGSPICE. Đây đều là những công cụ được sử dụng phổ biến trong quá trình phát triển các thiết kế ASIC hiện đại.

Chia sẻ về hành trình thực hiện đồ án, nhóm sinh viên cho biết: “Đây là dự án giúp chúng em hiểu rõ hơn quy trình thiết kế vi mạch thực tế. Không chỉ học cách viết RTL, chúng em còn được trải nghiệm toàn bộ quá trình từ mô phỏng, kiểm thử đến thiết kế vật lý. Mỗi lỗi được sửa là một bài học quý giá và cũng là động lực để cả nhóm hoàn thiện sản phẩm.”

Bước đệm để trở thành kỹ sư thiết kế vi mạch trong tương lai

Theo đánh giá của giảng viên hướng dẫn, đây là một đồ án có chất lượng tốt với tính thực tiễn và giá trị học thuật cao. Sinh viên đã vận dụng hiệu quả kiến thức về thiết kế vi mạch, kiểm chứng chức năng và quy trình phát triển ASIC để xây dựng một sản phẩm hoàn chỉnh. Bên cạnh đó, nhóm cũng thể hiện được tư duy thiết kế hệ thống khi kết hợp giữa giao thức truyền thông và cơ chế bảo mật dữ liệu trong cùng một sản phẩm.

Dự án vẫn còn nhiều hướng phát triển tiềm năng như tích hợp thêm các cơ chế phát hiện lỗi bằng Parity hoặc CRC nhằm nâng cao độ tin cậy của hệ thống, cũng như thử nghiệm với nhiều cấu hình UART và đa thức LFSR khác nhau để đánh giá hiệu năng và tính bảo mật.

Thông qua những đồ án mang tính thực chiến như vậy, sinh viên ngành Thiết kế vi mạch bán dẫn tại FPT Jetking không chỉ được trang bị kiến thức chuyên môn, mà còn từng bước làm chủ quy trình phát triển chip theo tiêu chuẩn công nghiệp. Đây chính là nền tảng quan trọng giúp sinh viên sẵn sàng chinh phục những cơ hội nghề nghiệp chất lượng cao trong lĩnh vực bán dẫn đang phát triển mạnh mẽ tại Việt Nam và trên thế giới.