Học kỳ IV: Thiết kế vi mạch – SoC/ASIC/FPGA (Chip Design)

– Giới thiệu VLSI:

– Thiết kế mạch (CAD/HDL/Verilog).

– Thiết kế Layout bằng công cụ Layout Editor.

– Chế tạo bằng phương pháp quang khắc và kiểm tra.

– Thiết kế Layout, kiểm thử, DFT, kiểm tra đặc tính, gỡ lỗi , kiểm tra sản phẩm mẫu.

– Các khái niệm nâng cao trong thiết kế và kiến trúc chip: Phân chia xung nhịp Clock và Reset, phương pháp tăng thông lượng và giảm độ trễ, cơ chế kiểm soát luồng, thiết kế máy trạng thái, trọng tài, giao tiếp bus, cấu trúc liên kết và LRU.

– Xây dựng và thiết kế ASIC/SoC: Kiến trúc Micro- Chip, phân chia khối, đường dẫn dữ liệu, thiết kế điều khiển, Clock và EEPROM.

– Phương pháp thiết kế tối ưu, những điều cần tránh và phương pháp thiết kế tăng tốc độ cao.

– LAB thực hành nâng cao thiết kế vi mạch với Verilog, VHDL.

– Tạo thiết kế Chip FPGA: Thiết kế, tổng hợp, triển khai sử dụng SystemVerilog, UVM.

– Tích hợp và ứng dụng AI và ML, Wireless, IoT và các công cụ EDA hỗ trợ Cloud – AI.

– Kỹ thuật tiết kiệm năng lượng: thay đổi tần số, điều chỉnh xung nhịp và cách ly nguồn điện.

– Giao thức Quản lý nguồn như trạng thái hệ thống S, trạng thái CPU C và trạng thái thiết bị D.

– Tổng hợp sử dụng công cụ Cadence.

– Mô phỏng bằng Xilinx, Vivado, V Tool.

– Thiết kế chip sử dụng công cụ FPGA Xilinx Vivado (Digilent Basys 3 Artix-7 FPGA Trainer Board).